台积电：2nm建加速

来源：内容由半导体行业观察综合自工商时报，谢谢。

晶圆代工龙头台积电日前召开法人说明会，重申基于支援客户中长期结构性需求，今年320亿至360亿美元资本支出计划不变。设备业者分析，台积电资本支出7成用于先进制程，虽然市况低迷但仍维持投资金额不变，主要是策略上集中资源加快兴建2纳米晶圆厂，拉开与竞争同业技术及产能差距。

台积电已经启动2纳米技术研发并开始新晶圆厂兴建计画，2纳米晶圆厂预计会落脚在新竹与台中科学园区，共计有六期工程。根据台积电公布资料，台积电在竹科宝山二期兴建的2纳米超大型晶圆厂Fab 20，将会兴建第一期到第四期共四座晶圆厂，台积电正在争取中科台中园区扩建二期开发计划建厂用地，会再兴建二座2纳米晶圆厂。

设备业者推估，台积电2纳米共六座晶圆厂的投资总金额将超过1,200亿美元，约折合新台币3.6兆元，会是台湾科技业有史以来规模最大的投资案，这也是台积电没有调降今年资本支出的关键原因之一。台积电虽然面对地缘政治风险，已在中国、美国、及日本设厂，也计划在欧洲投资，但台湾仍会是最先进制程的最优先选择。至于2纳米进度部份，台积电在日前召开的2023年北美技术论坛中，宣布2纳米技术开发进展良好，在良率与元件效能上皆展现良好的进展，将如期于2025年量产。相较3纳米加强版N3E制程，2纳米在相同功耗下速度最快将可增加至15％，在相同速度下功耗最多可降低30％，同时芯片密度增加大于15％。

台积电深度披露2nm

在之前举行的 2023 年北美技术研讨会上，台积电披露了有关其即将在 2025 年至 2026 年及以后推出的 N2 2nm 级生产节点计划的更多详细信息。台积电的 N2 制造技术系列将随着更多变化而扩展，包括具有背面供电的 N2P 和用于高性能计算的 N2X。在这些即将到来的 N2 代工艺节点之间，台积电正在制定路线图，以继续其提高晶体管性能效率、优化功耗和提高晶体管密度的不懈步伐。

N2 密度更高

台积电去年推出的初始N2 制造工艺将成为代工厂龙头第一个使用环栅 (GAAFET) 晶体管的节点，台积电将其称为 Nanosheet 晶体管。GAAFET 相对于当前 FinFET 晶体管的优势包括更低的漏电流（因为栅极存在于沟道的所有四个侧面），以及调整沟道宽度以实现更高性能或更低功耗的能力。

台积电在去年推出这项技术时表示，在相同的功率和复杂度下，可以将晶体管性能提升 10% 到 15%，或者在相同的时钟和晶体管数量下，将功耗降低 25% 到 30%。该公司还表示，N2 将提供比N3E高 15% 以上的“混合”芯片密度，这比去年宣布的 10% 密度增加有所增加。

今天，该公司表示 N2 技术开发步入正轨，该节点将在 2025 年（可能是 2025 年很晚）进入大批量生产。该公司还表示，在进入 HVM 前两年，其 Nanosheet GAA 晶体管性能已达到其目标规格的 80% 以上，并且 256Mb SRAM 测试 IC 的平均良率超过 50%。

“台积电纳米片技术展示了出色的电源效率和更低的 Vmin，最适合节能计算范式，”台积电的一份声明中写道。

N2P在2026年获得背面供电

台积电的 N2 系列将在 2026 年的某个时候发展，届时该公司计划推出其 N2P 制造技术。N2P 将为 N2 的 Nanosheet GAA 晶体管添加背面电源轨。

背面供电旨在通过将电源轨移至背面来解耦 I/O 和电源布线，从而解决后端线路 (BEOL) 中过孔电阻升高等挑战。反过来，这将提高晶体管性能并降低其功耗。此外，背面供电消除了数据和电源连接之间的一些潜在干扰。

背面供电是一项创新，其重要性怎么强调都不为过。多年来，芯片制造商一直在与芯片供电电路中的阻力作斗争，而背面供电网络 (PDN) 是解决这些问题的另一种方法。此外，去耦 PDN 和数据连接也有助于减少面积，因此与 N2 相比，N2P 有望进一步提高晶体管密度。

目前，台积电并未透露任何有关 N2P 相对于 N2 的性能、功耗和面积 (PPA) 优势的具体数字。但根据我们从业内人士那里听到的消息，单是背面电源轨就可以带来个位数的功率改进和两位数的晶体管密度改进。

台积电表示，N2P 有望在 2026 年投产，因此我们可以推测，首款基于 N2P 的芯片将于 2027 年上市。这个时间表将使台积电在背面功率方面落后竞争对手英特尔大约两年，假设他们能够在 2024 年按时交付自己的 20A 工艺。

N2X：更高的性能

除了可能成为台积电 2nm 代工艺的主力军的 N2P 之外，台积电还在准备 N2X。这将是一种为高性能计算 (HPC) 应用量身定制的制造工艺，例如需要更高电压和时钟的高端 CPU。代工厂并未概述该节点与 N2、N2P 和 N3X 相比的具体优势，但与所有性能增强节点一样，实际优势预计将在很大程度上取决于实施了多少设计技术协同优化 (DTCO) 。

在介绍2nm的同时，台积电在技术研讨会上海深入介绍了公司3nm的演进路线。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。